# PATENT ABSTRACTS OF JAPAN

(11) Publication number:

07-045901

(43) Date of publication of application: 14.02.1995

(51)Int.CI.

H01S 3/18

(21)Application number: 05-184814

(71)Applicant: SHARP CORP

(22)Date of filing:

27.07.1993

(72)Inventor: HOSODA MASAHIRO


TSUNODA ATSUISA


# (54) MANUFACTURE OF SEMICONDUCTOR DEVICE


(57)Abstract:

PURPOSE: To obtain a manufacture of a semiconductor device which makes it possible to fill both sides of a mesa part with a semiconductor layer and to flatten them completely.

CONSTITUTION: A mesa part 31 is formed on a semiconductor substrate 11 by using a mask layer 19. On both sides of the mesa part 31, a semiconductor layer 20 in a state of a single crystal is made to grow so that the surface thereof forms the same plane as the surface of the mesa part 31. At this time. semiconductor layers 21 and 21' in a polycrystalline state having the same composition as the layer 20 grow on the surface and the lateral sides of the mask layer 19. Mask layers 22 and 23 are made to grow along the indentations of the layers 20, 21 and 21'. A resist opening 33 is formed by conducting photolithography. By using a prescribed etching liquid, the mask layer 23 and the semiconductor layer 21 are removed by etching them selectively in relation to the







mask layer 19. By using a prescribed etching liquid, the mask layers 22 and 19 are removed selectively in relation to the semiconductor layers 18 and 20. Thereby the semiconductor layer 21' is removed.

# **LEGAL STATUS**

[Date of request for examination]

11.07.1997

[Date of sending the examiner's decision of

rejection]

Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

2950712

09.07.1999 [Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

,
;
•
-
·

# (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

# (11)特許出願公開番号

# 特開平7-45901

(43)公開日 平成7年(1995)2月14日

(51) Int.Cl.<sup>6</sup>

識別記号

庁内整理番号

FI

技術表示箇所

H01S 3/18

# 審査請求 未請求 請求項の数2 OL (全 9 頁)

(21)出願番号

特願平5-184814

(22)出願日

平成5年(1993)7月27日

(71)出願人 000005049

シャープ株式会社

大阪府大阪市阿倍野区長池町22番22号

(72)発明者 細田 昌宏

大阪府大阪市阿倍野区長池町22番22号 シ

ャープ株式会社内

(72)発明者 角田 篤勇

大阪府大阪市阿倍野区長池町22番22号 シ

ャープ株式会社内


(74)代理人 弁理士 青山 葆 (外1名)


# (54) 【発明の名称】 半導体装置の製造方法


# (57)【要約】


【目的】 メサ部31の両側に半導体層20で埋め込んで、完全に平坦化できる半導体装置の製造方法を提供する。

【構成】 半導体基板11上に、マスク層19を用いて、メサ部31を形成する。メサ部31の両側に、単結晶状態の半導体層20を、表面がメサ部31の表面と同一平面をなすように成長させる。このとき、マスク層19の表面および側面に、層20と同じ組成を持つ多結晶状態の半導体層21,21′が成長する。マスク層22,23を、層20,21′が成長する。マスク層22,23を、層20,21′の凹凸に沿って、レジスト開口33を形成する。所定のエッチング液を用いて、マスク層23と半導体層21とを、マスク層19に対して選択的にエッチングして除去する。所定のエッチング液を用いて、マスク層22とマスク層19とを半導体層18,20に対して選択的に除去する。これにより、半導体層21′が除去される。









\_

#### 【特許請求の範囲】

【請求項1】 半導体基板上に、第1の半導体層からなるメサ部を形成するとともに、このメサ部の両側に第2の半導体層を、表面が上記第1の半導体層と同一平面をなすように形成する半導体装置の製造方法であって、半導体基板上に、エピタキシャル成長法により、単結晶状態の第1の半導体層を設ける工程と、

上記第1の半導体層の表面に第1のマスク層を設け、この第1のマスク層を所定のパターンに加工する工程と、 上記第1のマスク層をマスクとしてエッチングを行っ て、上記第1のマスク層の直下に上記第1の半導体層か らなるメサ部を形成する工程と、

エピタキシャル成長法により、上記メサ部の両側に、単結晶状態の第2の半導体層を、表面が上記メサ部の表面と同一平面をなすように成長させて、上記第1のマスク層の表面および側面に、上記第2の半導体層と同じ組成を持つ断面凸状の多結晶状態の第3の半導体層の成長が伴う工程と、

エピタキシャル成長法により、上記第2,第3の半導体層の表面に、第2のマスク層を、上記第2,第3の半導体層の凹凸に沿って成長させる工程と、

上記第2のマスク層上にレジストを塗布し、フォトリソグラフィを行って、上記レジストの上記メサ部の頂部に相当する箇所に開口を形成する工程と、

所定のエッチング液を用いて、上記第2のマスク層のうち上記開口に露出した部分と、上記第3の半導体層のうち上記第1のマスク層の表面上の部分とを、上記第1のマスク層に対して選択的にエッチングして除去する工程と、

上記レジストを除去した後、所定のエッチング液を用いて、上記第2のマスク層のうち残っている部分と、第1のマスク層とを上記第1,第2の半導体層に対して選択的に除去して、上記第3の半導体層のうち第1のマスク層の側面に残っている部分の除去が伴う工程と、

上記第1の半導体層の表面側、上記基板の裏面側にそれ ぞれ電極を形成する工程を有することを特徴とする半導 体装置の製造方法。

【請求項2】 半導体基板上に、第1の半導体層からなるメサ部を形成するとともに、このメサ部の両側に第2の半導体層を、表面が上記第1の半導体層と同一平面をなすように形成する半導体装置の製造方法であって、

半導体基板上に、エピタキシャル成長法により、単結晶 状態の第1の半導体層を設ける工程と、

上記第1の半導体層上に、上記第1の半導体層と組成が 異なる半導体からなる第1のマスク層と、この第1の半 導体層と組成が異なる半導体からなる第2のマスク層を 順に積層する工程と、

フォトリソグラフィおよびエッチングを行って、上記第 1,第2のマスク層をパターン加工するとともに、上記 第1のマスク層をマスクとして上記第1の半導体層から 2

なるメサ部を形成する工程と、

所定のエッチング液を用いて、上記第1のマスク層の側部を、上記第2のマスク層および上記第1の半導体層に対して選択的にエッチングして、上記第2のマスク層と上記第1の半導体層との間に隙間を形成する工程と、エピタキシャル成長法により、上記メサ部の両側に、単結晶状態の第2の半導体層を、表面が上記メサ部の表面と同一平面をなすように成長させて、上記第2のマスク層の表面および側面に、上記メサ部から離間した状態で、上記第2の半導体層と同じ組成を持つ断面凸状の単結晶状態の第3の半導体層の成長が伴う工程と、所定のエッチング液を用いて、上記第1のマスク層を、上記第1,第2の半導体層に対して選択的にエッチングして、リフトオフ法により、上記第2のマスク層および第3の半導体層を除去する工程と、

上記第1の半導体層の表面側、上記基板の裏面側にそれ ぞれ電極を形成する工程を有することを特徴とする半導 体装置の製造方法。

【発明の詳細な説明】

### [0001]

【産業上の利用分野】この発明は半導体装置の製造方法 に関する。より詳しくは、メサ部の両側に電流狭窄層を 設けて、素子の半導体層表面を平坦化するようにした屈 折率導波型半導体レーザ素子の製造方法に関する。

# [0002]

【従来の技術】近年、光ディスク、光磁気記録ディスクなどの光情報処理システムの記録および読み出し用の光源として、メサ部の両側に電流狭窄層を設けて、素子の半導体層表面を平坦化するようにした屈折率導波型半導体レーザ素子が広く用いられている。

【0003】従来、この種の屈折率導波型半導体レーザ 素子は、次のようにして作製されている。

【0004】まず、図4(a)に示すように、n-GaAs 基板111上に、MBE法(分子線エピタキシャル成長 法)により、nー(Alo.7Gao.3)0.5 Ino.5Pクラッ ド層112と、Ga<sub>0.5</sub>In<sub>0.5</sub>P活性層113と、p-(Alo.7Gao.3) 0.5 Ino.5Pクラッド層114と、p -Gao 5 I no 5 Pエッチングストップ層115と、p-(Al<sub>0.7</sub>Ga<sub>0.3</sub>)<sub>0.5</sub>In<sub>0.5</sub>Pクラッド層116と、p -Ga<sub>0.5</sub>In<sub>0.5</sub>P中間バンドギャップ層117と、p-GaAsコンタクト層118を順次積層する。次に、この 上にAl2O3膜119を蒸着し、フォトリソグラフィお よびエッチングを行ってA12O3膜119をストライプ 状にパターン加工した後、Al2O3膜119をマスクと して湿式エッチングを行って、コンタクト層118,中 間バンドギャップ層117およびクラッド層116のう ちA12O3膜119の両側に相当する部分を除去する。 これにより、Al<sub>2</sub>O<sub>3</sub>膜119の直下に、メサ部201 を形成する。なお、p-(Al<sub>0.7</sub>Ga<sub>0.3</sub>)<sub>0.5</sub>In<sub>0.5</sub>P クラッド層116を除去する時は、p - Ga<sub>0.5</sub> I n<sub>0.5</sub> P .3

エッチングストップ層115との選択エッチングを行っ て、エッチングを確実に停止させる。この後、第2回目 のMBE成長を行って、メサ部201の両側にn-Ga As電流狭窄層120を成長させる。この時、Al<sub>2</sub>O<sub>3</sub>膜 119の表面上には、多結晶状態のn-GaAs(n-G aAs多結晶)121が断面凸状に成長する(Al<sub>2</sub>O<sub>3</sub>膜 119の側面にも、楔状のn-GaAs多結晶121′が 成長する。)。同図(b)に示すように、この上にフォト レジスト202を塗布し、フォトリソグラフィを行っ て、n-GaAs多結晶121の箇所に開口203を設け る。これにより、n-GaAs多結晶121の頂部121 a を露出させる。次に、同図(c)に示すように、硫酸系 エッチング液を用いて、Al2O3膜119に対して多結 晶GaAs121を選択エッチングして除去する。続い て、フォトレジスト202をアッシングして除去する。 そして、同図(d)に示すように、フッ酸系エッチング液 を用いて、Al<sub>2</sub>O<sub>3</sub>膜119をエッチングして除去す る。この後、コンタクト層118の表面側、基板111 の裏面側にそれぞれ電極(図示せず)を形成して、作製 を完了する。

#### [0005]

【発明が解決しようとする課題】ところで、図4(a)に示したように、第2回目のMBE成長によって、A1<sub>2</sub>O3膜119の側面にもnーGaAs多結晶121′が成長する。上記従来の製造方法では、nーGaAs多結晶121のエッチング終了時にこの部分121′がエッチングされる結果、nーGaAs電流狭窄層120のうちメサ部201の両側に接する部分もエッチングされて、凹み204が生じる。このため、素子表面(半導体層表面)を完全には平坦化できないという問題がある。この凹み204が存在すると、電極の付着状態が悪化し、電極抵抗が増大する。また、この凹み204を通して電極材料が素子内部に拡散して、素子の信頼性に悪影響を及ぼす。さらには、素子動作時に放熱が阻害されるという問題が派生する。

【0006】ここで、A12O3膜119を除去した後、電極を形成する前(図4(d)の状態)に、素子表面上にp-GaAs層を厚く成長させて、凹み204を埋める方法が提案されている。しかし、このようにp-GaAs層を設けた場合、このp-GaAs層の存在によって、むしろ熱放散が悪くなる。また、成長時間が長くなるため、ドーパント拡散が生じる。さらに、工程が複雑となり、製造装置の稼動効率も低下するという不具合が生じる。【0007】このように、従来は、新たな不具合を生ずることなく凹み204をなくすことができなかった。【0008】また、上記従来の製造方法は、メサ部201を形成するためのマスクとしてA12O3膜(絶縁膜)119を用いているため、マスク119を蒸着する工程との特別に設けねばならず、その結果、工数が多くなっているという問題がある。さら

に、上記従来の製造方法では、メサ部201上のn-G aAs多結晶121を除去するためにフォトリソグラフィーなどの技術を使っているため、工程が複雑となり、工数がさらに多くなっているという問題がある。

【0009】そこで、この発明の目的は、新たな不具合を生ずることなく、素子の半導体層表面を平坦化できる 半導体装置の製造方法を提供することにある。また、そ の上、工程を簡素化して工数を低減できる半導体装置の 製造方法を提供することにある。

# [0010]

【課題を解決するための手段】上記目的を達成するた め、請求項1に記載の半導体装置の製造方法は、半導体 基板上に、第1の半導体層からなるメサ部を形成すると ともに、このメサ部の両側に第2の半導体層を、表面が 上記第1の半導体層と同一平面をなすように形成する半 導体装置の製造方法であって、半導体基板上に、エピタ キシャル成長法により、単結晶状態の第1の半導体層を 設ける工程と、上記第1の半導体層の表面に第1のマス ク層を設け、この第1のマスク層を所定のパターンに加 工する工程と、上記第1のマスク層をマスクとしてエッ チングを行って、上記第1のマスク層の直下に上記第1 の半導体層からなるメサ部を形成する工程と、エピタキ シャル成長法により、上記メサ部の両側に、単結晶状態 の第2の半導体層を、表面が上記メサ部の表面と同一平 面をなすように成長させて、上記第1のマスク層の表面 および側面に、上記第2の半導体層と同じ組成を持つ断 面凸状の多結晶状態の第3の半導体層の成長が伴う工程 と、エピタキシャル成長法により、上記第2,第3の半 導体層の表面に、第2のマスク層を、上記第2, 第3の 半導体層の凹凸に沿って成長させる工程と、上記第2の マスク層上にレジストを塗布し、フォトリソグラフィを 行って、上記レジストの上記メサ部の頂部に相当する箇 所に開口を形成する工程と、所定のエッチング液を用い て、上記第2のマスク層のうち上記開口に露出した部分 と、上記第3の半導体層のうち上記第1のマスク層の表 面上の部分とを、上記第1のマスク層に対して選択的に エッチングして除去する工程と、上記レジストを除去し た後、所定のエッチング液を用いて、上記第2のマスク 層のうち残っている部分と、第1のマスク層とを上記第 1, 第2の半導体層に対して選択的に除去して、上記第 3の半導体層のうち第1のマスク層の側面に残っている 部分の除去が伴う工程と、上記第1の半導体層の表面 側、上記基板の裏面側にそれぞれ電極を形成する工程を 有することを特徴としている。

【0011】また、請求項2に記載の半導体装置の製造方法は、半導体基板上に、第1の半導体層からなるメサ部を形成するとともに、このメサ部の両側に第2の半導体層を、表面が上記第1の半導体層と同一平面をなすように形成する半導体装置の製造方法であって、半導体基50 板上に、エピタキシャル成長法により、単結晶状態の第

5

1の半導体層を設ける工程と、上記第1の半導体層上 に、上記第1の半導体層と組成が異なる半導体からなる 第1のマスク層と、この第1の半導体層と組成が異なる 半導体からなる第2のマスク層を順に積層する工程と、 フォトリソグラフィおよびエッチングを行って、上記第 1, 第2のマスク層をパターン加工するとともに、上記 第1のマスク層をマスクとして上記第1の半導体層から なるメサ部を形成する工程と、所定のエッチング液を用 いて、上記第1のマスク層の側部を、上記第2のマスク 層および上記第1の半導体層に対して選択的にエッチン グして、上記第2のマスク層と上記第1の半導体層との 間に隙間を形成する工程と、エピタキシャル成長法によ り、上記メサ部の両側に、単結晶状態の第2の半導体層 を、表面が上記メサ部の表面と同一平面をなすように成 長させて、上記第2のマスク層の表面および側面に、上 記メサ部から離間した状態で、上記第2の半導体層と同 じ組成を持つ断面凸状の単結晶状態の第3の半導体層の 成長が伴う工程と、所定のエッチング液を用いて、上記 第1のマスク層を、上記第1, 第2の半導体層に対して 選択的にエッチングして、リフトオフ法により、上記第 2のマスク層および第3の半導体層を除去する工程と、 上記第1の半導体層の表面側、上記基板の裏面側にそれ ぞれ電極を形成する工程を有することを特徴としてい る。

# [0012]

【作用】請求項1の製造方法では、第2のマスク層のうちレジスト開口に露出した部分と、第3の半導体層のうち第1のマスク層の表面上の部分とを、第1のマスク層に対して選択的にエッチングして除去するとき、第2のマスク層によって、第3の半導体層のうち第1のマスク層の側面を覆う部分が保護される。したがって、メサ部と第2の半導体層との間に凹みが生じることがなく、来子の半導体層表面が平坦に仕上がる。なお、第3の半導体層の上記第1のマスク層の側面を覆う部分が突起状に残るが、この突起状の部分は、次工程で簡単に除去される。すなわち、所定のエッチング液を用いて、上記第2のマスク層のうち残っている部分と、第1のマスク層とを上記第1,第2の半導体層に対して選択的に除去する工程を通して、除去される。

【0013】このように、この製造方法によれば、素子の半導体層表面が平坦化される。しかも、第1の半導体層上に新たに別の厚い半導体層を設ける訳では無いので、熱放散が悪くなったり、ドーパント拡散が生じたりするという不具合は生じない。さらに、上記第2のマスク層は、第2回目のエピタキシャル成長で、第2の半導体層に連続して成長されるので、工程が複雑となったり、製造装置の稼動効率が低下するという不具合も生じない。すなわち、この製造方法によれば、何ら新たな不具合を生じることなく、素子の半導体層表面が平坦化される。

6

【0014】請求項2の製造方法では、第1のマスク層 の側部を、第2のマスク層および第1の半導体層に対し て選択的にエッチングして、第2のマスク層と第1の半 導体層との間に隙間を形成しているので、メサ部 (第1 の半導体層からなる)の両側に、単結晶状態の第2の半 導体層を、表面が上記メサ部の表面と同一平面をなすよ うに成長させたとき、上記第2のマスク層の表面および 側面に、上記メサ部から離間した状態で、第2の半導体 層と同じ組成を持つ断面凸状の単結晶状態の第3の半導 体層が成長する。すなわち、第3の半導体層は、上記メ サ部と第2の半導体層がなす平面から離間して成長す る。したがって、メサ部と第2の半導体層の表面、すな わち、素子の半導体層表面が平坦に仕上がる。なお、上 記第2のマスク層および第3の半導体層は、次工程で簡 単に除去される。すなわち、所定のエッチング液を用い て、上記第1のマスク層を、上記第1, 第2の半導体層 に対して選択的にエッチングして、リフトオフ法によ り、上記第2のマスク層および第3の半導体層を除去す る工程を通して、除去される。

【0015】このように、この製造方法によれば、素子の半導体層表面が平坦化される。しかも、第1の半導体層上に新たに別の厚い半導体層を設ける訳では無いので、熱放散が悪くなったり、ドーパント拡散が生じたりするという不具合は生じない。さらに、上記第1,第2のマスク層は、第1回目のエピタキシャル成長で、第1の半導体層に連続して成長されるので、工程が複雑となったり、製造装置の稼動効率が低下するという不具合も生じない。すなわち、この製造方法によれば、何ら新たな不具合を生じることなく、素子の半導体層表面が平坦化される。

【0016】また、この製造方法は、メサ部61を形成するためのマスクとして、従来の如きAl2O3膜(絶縁膜)を用いるのではなく、半導体層からなる第1,第2のマスク層を用いているので、フォトリソグラフィおよび選択エッチングはメサ部と共通になされ、マスクを蒸着する工程とパターン加工する工程とを特別に設ける必要がない。その結果、従来に比して、工数が低減される。さらに、メサ部上に堆積した第2のマスク層および第3の半導体層は、フォトリソグラフィを行うことなく、リフトオフ法により簡単に除去される。したがっ

# [0017]

【実施例】以下、この発明の半導体レーザ素子の製造方法を実施例により詳細に説明する。

て、従来に比して、さらに工数が低減される。

【0018】図1は、第1実施例の屈折率導波型半導体 レーザ素子の製造工程を示している。

【0019】①まず、図1(a)に示すように、n-GaAs基板11上に、MBE法(分子線エピタキシャル成長法)により、第1の半導体層として、n-(Al<sub>0.7</sub>Ga 0.3)<sub>0.5</sub>In<sub>0.5</sub>Pクラッド層12と、Ga<sub>0.5</sub>In<sub>0.5</sub>P活

性層13と、p-(Al<sub>0.7</sub>Ga<sub>0.3</sub>)<sub>0.5</sub>In<sub>0.5</sub>Pクラッ ド層14と、p-Ga0.5 Ino.5Pエッチングストップ層 15と、p - (Alo. 7Gao. 3) 0.5 Ino. 5Pクラッド層 16と、p-Ga<sub>0.5</sub>In<sub>0.5</sub>P中間バンドギャップ層17 と、p-GaAsコンタクト層18を順次積層する。

【0020】②次に、この上に第1のマスク層としての Al<sub>2</sub>O<sub>3</sub>膜19を蒸着し、フォトリソグラフィを行って Al2O3膜19をストライプ状にパターン加工する。こ の後、Al<sub>2</sub>O<sub>3</sub>膜19をマスクとして湿式エッチングを 行って、コンタクト層18、中間バンドギャップ層17 およびクラッド層16のうちAl<sub>2</sub>O<sub>3</sub>膜19の両側に相 当する部分を除去する。これにより、Al<sub>2</sub>O<sub>3</sub>膜19の 直下に、メサ部31を形成する。なお、p-(Al<sub>0.7</sub>G a<sub>0.3</sub>)<sub>0.5</sub> I n<sub>0.5</sub> P クラッド層 1 6 を除去する時は、p -Ga<sub>0.5</sub>In<sub>0.5</sub>Pエッチングストップ層15との選択エ ッチングを行って、エッチングを確実に停止させる。

【0021】③この後、第2回目のMBE成長を行っ て、メサ部31の両側に、第2の半導体層としてのn-GaAs電流狭窄層20を成長させる。この時点で、Al2 O3膜19の表面上に、第3の半導体層の一部をなす多 結晶状態のn-GaAs(n-GaAs多結晶)21が断面 凸状に成長するとともに、Al2O3膜19の側面に、第 3の半導体層の残りの部分をなすn-GaAs多結晶2 1′が楔状に成長する。ここで、上記n-GaAs電流狭 窄層20の成長に連続して、さらに第2のマスク層とし てのAlo. 6Gao. 4As混晶層22を成長させる。このAl 0.6Gan 4As混晶層 2 2 は、n - GaAs電流狭窄層 2 0 の表面およびn-GaAs多結晶21′の側面を覆う状態 に成長する。また、この時点で、n-GaAs多結晶21 の頂部21aに、多結晶状態のAlo.6Gao.4As(Al 0.6Ga<sub>0.4</sub>As多結晶)23が層状に成長するとともに、 n-GaAs多結晶21の斜面21bに、図示しないAl 0.6Ga<sub>0.4</sub>As混晶層が薄く(層厚100~500Å程

【0022】④次に、同図(b)に示すように、この上に フォトレジスト32を塗布し、フォトリソグラフィを行 って、n-GaAs多結晶21の箇所に開口33を設け る。これにより、n-GaAs多結晶21の頂部21aに 成長したAl<sub>0.6</sub>Ga<sub>0.4</sub>As多結晶層23を露出させる。 【0023】⑤次に、フッ酸系のエッチング液を用い て、Al<sub>0.6</sub>Ga<sub>0.4</sub>As混晶層23をエッチングして除去 する。Al<sub>0.6</sub>Ga<sub>0.4</sub>As混晶層 2 3 はフッ酸系のエッチ ング液により容易に除去される一方、GaAs多結晶21 はフッ酸系エッチング液には浸されない。したがって、 Alo. 6Gao. 4As多結晶23のみを除去することができ る。なお、A10.6Ga0.4As多結晶23は、上に述べた ようにn-GaAs多結晶21の斜面21bにも存在して おり、エッチングが斜面21bに沿って進行する。しか し、Alo.6Gao.4As多結晶23の層厚は、n-GaAs 多結晶21の層厚1~1.5μmに比して十分薄いの

で、エッチングは比較的短時間で完了し、エッチング液 がAlo. 6Gao. 4As混晶層 2 2まで到達することは無

【0024】⑥次に、GaAsとAlGaAsに対して選択 性を有するアンモニア系エッチング液を用いて、n-G aAs多結晶21をエッチングして除去する。この時、A 12O3膜19の表面以外の領域にはAlo.6Gao.4As混晶 層22が残っているので、メサ部31の両側には従来の 如き凹みは発生せず、Al2O3膜19の表面上のn-Ga As多結晶21のみが除去される。

【0025】⑦この後、同図(c)に示すように、フォト レジスト32をアッシングして除去する。続いて、同図 (d)に示すように、フッ酸系エッチング液を用いて、表 面に残っているAlo. 6Gao. 4As混晶層 2 2 と、Al2O3 膜19とを除去する。Al<sub>2</sub>O<sub>3</sub>膜19とともに、n-Ga As多結晶21′も除去される。したがって、素子の半 導体層表面を平坦化することができる。

【0026】⑧最後に、コンタクト層18の表面側、基 板11の裏面側にそれぞれ電極(図示せず)を形成し て、作製を完了する。

【0027】このように、この製造方法によれば、素子 の半導体層表面を平坦化することができる。しかも、コ ンタクト層18上に新たに別の厚い半導体層を設ける訳 では無いので、熱放散が悪くなったり、ドーパント拡散 が生じたりするという不具合は生じない。さらに、上記 Alo. 6Gao. 4As混晶層22は、第2回目のMBE成長 で、n-GaAs電流狭窄層20に連続して成長させてい るので、工程が複雑となったり、製造装置の稼動効率が 低下するという不具合も生じない。すなわち、この製造 方法によれば、何ら新たな不具合を生じることなく、素 子の半導体層表面を平坦化することができる。

【0028】なお、この第1実施例ではAlGaInP系 半導体レーザ素子の作製工程を説明したが、これに限ら れるものでは無い。この発明は、AlGaAs系やII-VI 族系などの選択エッチングが可能な結晶の組み合せの素 子に広く適用することができる。

【0029】また、第1回目の成長は、MBE法とした が、何らこれに限定されるものでは無く、MOCVD法 (有機金属気相成長法) やCBE (ケミカル・ビーム・ エピタキシ) 法等を用いることもできる。

【0030】また、メサ部31形成時のマスクとして従 来と同様にAl2O3膜19を用いたが、このマスクはSi  $O_2$ や $SiN_x$ 等の他の絶縁膜でも良い。さらには、AlGaAs混晶を用いることも可能である。この場合、このA 1GaAs混晶からなるマスク上に堆積する結晶 (不要 層)は単結晶となるが、上記製造工程は、不要層が単結 晶となることによって何ら影響を受けるものではない。 【0031】図2~図3は、第2実施例の屈折率導波型

半導体レーザ素子の製造工程を示している。

【0032】①まず、図2(a)に示すように、n-GaA

s基板 4 1 上に、MBE法により、第1の半導体層として、 $n-(Al_{0.7}Ga_{0.3})$   $0.5In_{0.5}Pクラッド層42$  と、 $Ga_{0.5}In_{0.5}P活性層43$ と、 $p-(Al_{0.7}Ga_{0.3})$   $0.5In_{0.5}P$ 活性層43と、 $p-(Al_{0.7}Ga_{0.3})$   $0.5In_{0.5}Pクラッド層44$ と、 $p-Ga_{0.5}In_{0.5}P$ クラッド層45と、 $p-(Al_{0.7}Ga_{0.3})$   $0.5In_{0.5}P$ クラッド層46と、 $p-Ga_{0.5}In_{0.5}P$ 中間バンドギャップ層47と、 $p-Ga_{0.5}In_{0.5}P$ 年間バンドギャップ層47と、 $p-Ga_{0.5}In_{0.5}P$ 年間バンドギャップ層48とを順に積層する。続いて、第1のマスク層としての $p-Ga_{0.5}In_{0.5}P$ 年間が、 $p-Ga_{0.5}In_{0.5}P$ 年間が、p

【0033】②次に、フォトリソグラフィを行って、GaAsキャップ層50の表面にレジスト62をストライプ状に設け、続いて、硫酸系のエッチング液を用いてエッチングを行って、GaAsキャップ層50、A10.5Ga0.5Asサイドエッチ層49、p-GaAsコンタクト層48のうちレジスト62の両側に相当する部分を除去する。なお、p-GaAsコンタクト層48を除去するときは、p-Ga0.5In0.5P中間バンドギャップ層47によってエッチングを確実に停止させることができる。

【0034】③次に、同図(b)に示すように、フッ酸系のエッチング液を用いてエッチングを行って、A10.5G a0.5As サイドエッチ層 49 の幅が 3 分の 1 程度になるように、その側部を選択的に除去する。これにより、サイドエッチ層 49 の両側には隙間  $\delta$  が形成される。

【0035】④次に、同図(c)に示すように、臭素系エッチング液と硫酸系エッチング液とを順に用いて、Ga  $0.5 I n_{0.5} P$ 中間層 47 e p -  $(Al_{0.7} Ga_{0.3})$  0.5 I n 0.5 P 0.5 P

【0036】⑤次に、同図(d)に示すように、MBE法により、メサ部61の両側に、第2の半導体層としてのn-GaAs電流狭窄層51を成長させる。同時に、GaAsキャップ層50の表面および側面に、第3の半導体層としてのn-GaAs結晶52が断面凸状に堆積する。この時、 $Al_{0.5}Ga_{0.5}As$ サイドエッチ層49の両側に隙間 $\delta$ があることから、n-GaAs電流狭窄層51とn-GaAs結晶52とはつながらず、この結果、メサ部61頂部のコンタクト層48の表面と、その両側の電流狭窄層51の表面とが平坦な同一面となる。

【0037】⑥次に、図3(e)に示すように、フッ酸系のエッチング液を用いて、リフトオフ法により、A10.5 Ga0.5Asサイドエッチ層49と、この層49よりも上のGaAsキャップ層50,n-GaAs結晶52とを除去

10

する。上記工程⑤で、メサ部61頂部のコンタクト層4 8の表面と、電流狭窄層51の表面とが平坦な同一面と なっているので、素子の半導体層表面を平坦に仕上げる ことができる。

【0038】⑦最後に、コンタクト層48の表面側、基板41の裏面側にそれぞれ電極(図示せず)を形成して、作製を完了する。

【0039】このように、この製造方法によれば、素子の半導体層表面を平坦化することができる。しかも、コンタクト層48上に新たに別の厚い半導体層を設ける訳では無いので、熱放散が悪くなったり、ドーパント拡散が生じたりするという不具合は生じない。さらに、この製造方法で新たに設けたAl0.5Ga0.5Asサイドエッチ層49と、GaAsキャップ層50は、第1回目のMBE成長で、p-GaAsコンタクト層48に連続して成長させているので、工程が複雑となったり、製造装置の稼動効率が低下するという不具合も生じない。すなわち、この製造方法によれば、何ら新たな不具合を生じることなく、素子の半導体層表面を平坦化することができる。

20 【0040】また、この製造方法は、メサ部61を形成するためのマスクとして、従来の如きA12O3膜(絶縁膜)を用いるのではなく、半導体層A10.5Ga0.5Asサイドエッチ層49とGaAsキャップ層50)を用いているので、半導体層49,50についてのフォトリソグラフィおよび選択エッチングは、メサ部61と共通になされ、マスクを蒸着する工程とパターン加工する工程とを特別に設ける必要がない。この結果、従来に比して、工数を低減することができる。さらに、メサ部61上に堆積したGaAsキャップ層50,n-GaAs結晶52(図2(d))は、フォトリソグラフィを行うことなく、リフトオフ法により簡単に除去している。したがって、従来に比して、さらに工数を低減することができる。

【0041】なお、この第2実施例では、第1実施例と同様に、AlGaInP系半導体レーザ素子の作製工程を説明したが、これに限られるものでは無い。この発明は、AlGaAs系やII-VI族系などの選択エッチングが可能な結晶の組み合せの素子に広く適用することができる。

【0042】また、この第2実施例では第1回目、第2回目の成長はいずれもMBE法によって行ったが、これに限られるものではない。第1回目、第2回目とも、LPE法(液相エピタキシャル成長法)やMOCVD法によって行うことができる。

# [0043]

【発明の効果】以上より明らかなように、請求項1の半導体装置の製造方法によれば、第2のマスク層のうちレジスト開口に露出した部分と、第3の半導体層のうち第1のマスク層の表面上の部分とを、第1のマスク層に対して選択的にエッチングして除去するとき、第2のマスク層によって、第3の半導体層のうち第1のマスク層の

11

側面を覆う部分が保護される。したがって、メサ部と第 2の半導体層との間に凹みが生じることがなく、最終的 に素子の半導体層表面が平坦に仕上げることができる。 この結果、電極の付着状態を良好にでき、電極抵抗を低 減できる。また、電極材料拡散を抑制でき、実装時の密 着性を良好にでき、放熱効果を改善できる。したがっ て、素子特性および信頼性を向上させることができる。 しかも、第1の半導体層上に新たに別の厚い半導体層を 設ける訳では無いので、熱放散が悪くなったり、ドーパ ント拡散が生じたりするという不具合は生じない。さら に、上記第2のマスク層は、第2回目のエピタキシャル 成長で、第2の半導体層に連続して成長されるので、エ 程が複雑となったり、製造装置の稼動効率が低下すると いう不具合も生じない。すなわち、この製造方法によれ ば、何ら新たな不具合を生じることなく、素子の半導体 層表面を平坦化することができる。

【0044】また、請求項2の半導体装置の製造方法に よれば、第1のマスク層の側部を、第2のマスク層およ び第1の半導体層に対して選択的にエッチングして、第 2のマスク層と第1の半導体層との間に隙間を形成して いるので、メサ部 (第1の半導体層からなる) の両側 に、単結晶状態の第2の半導体層を、表面が上記メサ部 の表面と同一平面をなすように成長させたとき、上記第 2のマスク層の表面および側面に、上記メサ部から離間 した状態で、第2の半導体層と同じ組成を持つ断面凸状 の単結晶状態の第3の半導体層が成長する。すなわち、 第3の半導体層は、上記メサ部と第2の半導体層がなす 平面から離間して成長する。したがって、最終的に素子 の半導体層表面を平坦に仕上げることができる。この結 果、電極の付着状態を良好にでき、電極抵抗を低減でき る。また、電極材料拡散を抑制でき、実装時の密着性を 良好にでき、放熱効果を改善できる。したがって、素子 特性および信頼性を向上させることができる。しかも、 第1の半導体層上に新たに別の厚い半導体層を設ける訳 では無いので、熱放散が悪くなったり、ドーパント拡散 が生じたりするという不具合は生じない。さらに、上記 第1, 第2のマスク層は、第1回目のエピタキシャル成 長で、第1の半導体層に連続して成長されるので、工程 が複雑となったり、製造装置の稼動効率が低下するとい う不具合も生じない。すなわち、この製造方法によれ ば、何ら新たな不具合を生じることなく、素子の半導体 12

層表面を平坦化することができる。また、この製造方法は、メサ部を形成するためのマスクとして、従来の如き Al2O3膜(絶縁膜)を用いるのではなく、半導体層からなる第1,第2のマスク層を用いているので、フォトリソグラフィおよび選択エッチングをメサ部と共通に行うことができ、マスクを蒸着する工程とパターン加工する工程とを特別に設ける必要がない。その結果、従来に比して、工数を低減できる。さらに、メサ部上に堆積した第2のマスク層および第3の半導体層は、フォトリソ グラフィを行うことなく、リフトオフ法により簡単に除去することができる。したがって、従来に比して、さらに工数を低減することができる。

#### 【図面の簡単な説明】

【図1】 この発明の第1実施例の屈折率導波型半導体 レーザ素子の製造方法を説明する図である。

【図2】 この発明の第2実施例の屈折率導波型半導体 レーザ素子の製造方法を説明する図である。


【図3】 この発明の第2実施例の屈折率導波型半導体 レーザ素子の製造方法を説明する図である。

20 【図4】 従来の屈折率導波型半導体レーザ素子の製造 方法を説明する図である。


# 【符号の説明】


- 11, 41 n-GaAs基板
- 12, 42 n-(Al<sub>0.7</sub>Ga<sub>0.3</sub>)<sub>0.5</sub>In<sub>0.5</sub>Pクラッド層
- 13,43 Ga<sub>0.5</sub>In<sub>0.5</sub>P活性層
- 14,44 p-(Al<sub>0.7</sub>Ga<sub>0.3</sub>)<sub>0.5</sub>In<sub>0.5</sub>Pクラッド層
- 15,45 p-Ga0.5 Ino.5Pエッチングストップ層
- 30 16,46 pー(Al<sub>0.7</sub>Ga<sub>0.3</sub>)<sub>0.5</sub>In<sub>0.5</sub>Pクラッ ド層
  - 17,47 p-Ga0.5 In0.5 P中間バンドギャップ層
  - 18,48 p-GaAsコンタクト層
  - 19 Al<sub>2</sub>O<sub>3</sub>膜
  - 20, 51 n-GaAs電流狭窄層
  - 21 n-GaAs多結晶
  - 22 Alo. 6Gao. 4As混晶層
  - 23 Al<sub>0.6</sub>Ga<sub>0.4</sub>As多結晶
  - 31,61 メサ部
- 49 Al<sub>0.5</sub>Ga<sub>0.5</sub>Asサイドエッチ層
  - 50 GaAsキャップ層

[図1]













(a)









【図3】



【図4】





d e